JTAG Header for FPGA/CPLD Applications (Comcom Electronics Standard)

pinout (распиновка)

Pin	Name	Description
1	TCK	Test Clock
2	GND	Ground
3	TDI	Test Data Input
4	GND	Ground
5	TDO	Test Data Output
6	VCC	Power Supply
7	TMS	Test Mode Select
8	TRS	Test Reset

Эта информация должна быть правильной, но ошибки вполне возможны. Вы можете помочь!
Вы можете подтвердить правильность документа (только если действительно уверены), или сообщить об ошибке в документе (ошибка может быть описана далее по ссылке). Ваше мнение будет учтено при расчете статуса документа.

Pinouts.ru > Различные устройства > Распиновка JTAG Header for FPGA/CPLD Applications (Comcom Electronics Standard) использующего разъем Источник(и): www.comcom.ru and Sandy	Статус документа:	не подтвержденный
	отметить как ошибочный! отметить как правильный	0 отзыв(ов)
	Щелкните по одной из ссылок для изменения статуса документа.

[Обсудить на форуме] [Назад к оглавлению] [Добавить распайку]
[Сообщить об ошибке или обновлении]

Maintained by pinouts.ru team
This information is provided as a guideline only.
Efforts have been made to ensure it is correct, but it is the responsibility of the user
to verify the data is correct for their application
66 hits since February 12, 2005